1. 從“必刷”二字說起為什么你需要這份基礎(chǔ)卷又到期末了數(shù)字邏輯這門課是不是讓你感覺有點(diǎn)“頭大”一堆門電路、卡諾圖、觸發(fā)器、時(shí)序分析概念抽象題目靈活考前復(fù)習(xí)總覺得無從下手。看到“必刷卷”這三個(gè)字你可能會(huì)想這又是一份普通的模擬題吧但我想說這份“基礎(chǔ)卷”的價(jià)值遠(yuǎn)不止于幾道題目。我見過太多同學(xué)考前瘋狂刷題但成績(jī)出來卻不盡如人意。問題出在哪往往是基礎(chǔ)不牢。數(shù)字邏輯這門課環(huán)環(huán)相扣。如果你連基本的邏輯門功能、真值表、邏輯表達(dá)式化簡(jiǎn)都沒吃透后面組合電路設(shè)計(jì)、時(shí)序電路分析根本就是空中樓閣。這份“基礎(chǔ)卷”的目的不是押題而是幫你進(jìn)行一次系統(tǒng)性的“地基勘測(cè)”。它像一面鏡子照出你在最基本、最核心知識(shí)點(diǎn)上的掌握程度。通過它你能清晰地知道自己的薄弱環(huán)節(jié)在哪里是卡諾圖化簡(jiǎn)不熟練還是對(duì)觸發(fā)器的特性理解有偏差從而在最后沖刺階段進(jìn)行精準(zhǔn)復(fù)習(xí)而不是盲目地題海戰(zhàn)術(shù)。這份卷子覆蓋了數(shù)字邏輯課程最核心的幾大模塊數(shù)制與編碼、邏輯代數(shù)基礎(chǔ)、組合邏輯電路、時(shí)序邏輯電路基礎(chǔ)。我們不會(huì)涉及過于復(fù)雜的系統(tǒng)設(shè)計(jì)而是聚焦于那些決定你能否及格、能否拿到基礎(chǔ)分的關(guān)鍵考點(diǎn)。接下來我們就以“刷卷”為線索帶你重新梳理一遍這些必考基礎(chǔ)并附上典型的解題思路和極易踩坑的細(xì)節(jié)。2. 模塊一數(shù)制、編碼與邏輯代數(shù)——一切計(jì)算的起點(diǎn)這是數(shù)字世界的“語法”如果這里出錯(cuò)后面全盤皆輸。期末考中這部分通常以填空、選擇或簡(jiǎn)單計(jì)算題形式出現(xiàn)屬于“送分題”但也是“送命題”因?yàn)橐坏┐中姆謹(jǐn)?shù)就白白溜走。2.1 數(shù)制轉(zhuǎn)換不只是“除2取余乘2取整”二進(jìn)制、八進(jìn)制、十六進(jìn)制與十進(jìn)制之間的轉(zhuǎn)換你必須做到又快又準(zhǔn)。一個(gè)常見的提速技巧是善用十六進(jìn)制作為“中轉(zhuǎn)站”。因?yàn)槎M(jìn)制到十六進(jìn)制的分組4位一組非常直觀。典型考題將十進(jìn)制數(shù) 173.625 轉(zhuǎn)換為二進(jìn)制和十六進(jìn)制。解題與避坑整數(shù)部分173老老實(shí)實(shí)除2取余。這里容易錯(cuò)在余數(shù)順序上一定要“最后得到的余數(shù)為最高位”。173 ÷ 2 86 ... 余 1 (最低位) 86 ÷ 2 43 ... 余 0 43 ÷ 2 21 ... 余 1 21 ÷ 2 10 ... 余 1 10 ÷ 2 5 ... 余 0 5 ÷ 2 2 ... 余 1 2 ÷ 2 1 ... 余 0 1 ÷ 2 0 ... 余 1 (最高位)所以 173(10) 10101101(2)。小數(shù)部分0.625乘2取整。這里有個(gè)關(guān)鍵點(diǎn)過程可能無限循環(huán)題目一般會(huì)要求精確到指定位數(shù)。0.625 是簡(jiǎn)單的。0.625 × 2 1.25 ... 取整 1 (最高位) 0.25 × 2 0.5 ... 取整 0 0.5 × 2 1.0 ... 取整 1 (最低位)所以 0.625(10) 0.101(2)。合并173.625(10) 10101101.101(2)。轉(zhuǎn)十六進(jìn)制將二進(jìn)制數(shù)從小數(shù)點(diǎn)向左右兩邊每4位一組分組不足補(bǔ)零。10101101.101(2)1010 1101 . 1010(小數(shù)部分補(bǔ)一個(gè)0) A D . A(16)。踩坑點(diǎn)小數(shù)部分分組后最后一組如果不足4位一定要在右側(cè)補(bǔ)零而不是左側(cè)。補(bǔ)零位置錯(cuò)了值就全錯(cuò)了。注意負(fù)數(shù)在計(jì)算機(jī)中的表示原碼、反碼、補(bǔ)碼也是絕對(duì)重點(diǎn)。務(wù)必牢記補(bǔ)碼是“取反加一”以及補(bǔ)碼運(yùn)算中溢出的判斷條件?？荚嚦＝o兩個(gè)補(bǔ)碼數(shù)讓你計(jì)算加法并判斷是否溢出。2.2 邏輯代數(shù)化簡(jiǎn)卡諾圖是你的王牌公式化簡(jiǎn)和卡諾圖化簡(jiǎn)是核心。對(duì)于變量較少≤4個(gè)的情況卡諾圖法直觀且不易出錯(cuò)是考場(chǎng)上的首選。典型考題用卡諾圖化簡(jiǎn)邏輯函數(shù) F(A, B, C, D) Σm(0, 2, 5, 7, 8, 10, 13, 15)。解題與避坑畫圖標(biāo)1正確畫出4變量卡諾圖將最小項(xiàng)序號(hào)0,2,5,7,8,10,13,15對(duì)應(yīng)的格子填入1。畫圈原則圈越大越好圈住的“1”格數(shù)必須是2的冪次1,2,4,8...且形狀為矩形。圈數(shù)越少越好每個(gè)圈對(duì)應(yīng)一個(gè)乘積項(xiàng)。全覆蓋所有“1”必須至少被圈一次?？芍貜?fù)覆蓋同一個(gè)“1”可以被多個(gè)圈包含。關(guān)鍵技巧——尋找“本質(zhì)1”有些“1”格只能被一個(gè)特定的圈覆蓋這個(gè)圈就是“質(zhì)蘊(yùn)含項(xiàng)”必須首先圈出來。例如本題中的 m5 (0101) 這個(gè)“1”如果你嘗試和周圍合并會(huì)發(fā)現(xiàn)它只能和 m7 (0111) 合并成ABD假設(shè)A為最高位。先鎖定這些必須的圈再覆蓋剩下的“1”。寫出表達(dá)式根據(jù)每個(gè)圈寫出對(duì)應(yīng)的乘積項(xiàng)。變量值為0的取反為1的取原變化的消去。常見錯(cuò)誤圈了“0”格緊張時(shí)容易看花眼。圈的形狀不規(guī)則卡諾圖是循環(huán)鄰接的左右、上下都是相鄰的。例如第一列和最后一列是相鄰的可以圈起來。很多同學(xué)會(huì)忽略這個(gè)“循環(huán)鄰接”特性丟掉了最簡(jiǎn)解?；?jiǎn)結(jié)果不是最簡(jiǎn)因?yàn)槁┊嬃丝赡艿母笕?。檢查是否有8個(gè)“1”可以合并4個(gè)呢3. 模塊二組合邏輯電路分析與設(shè)計(jì)——從真值表到電路圖這部分考查你能否在邏輯抽象和實(shí)際電路之間自由轉(zhuǎn)換。核心武器就是真值表、邏輯表達(dá)式、電路圖。3.1 分析給定電路說出它的功能給你一個(gè)由門電路與、或、非、異或等構(gòu)成的電路圖要求寫出輸出邏輯表達(dá)式列出真值表并說明電路功能如加法器、比較器、編碼器、譯碼器、數(shù)據(jù)選擇器等。解題步驟逐級(jí)標(biāo)注從輸入開始為每個(gè)門的輸出線標(biāo)上臨時(shí)變量如P1, P2...或邏輯表達(dá)式。推導(dǎo)最終輸出像解方程一樣將中間變量代入最終得到輸出關(guān)于原始輸入的表達(dá)式。列真值表根據(jù)表達(dá)式列出所有輸入組合下的輸出值。這是理解功能的基礎(chǔ)。功能描述觀察真值表用語言概括。例如輸出在輸入“1”的個(gè)數(shù)為奇數(shù)時(shí)為1這就是“奇校驗(yàn)發(fā)生器”如果輸出是輸入的和與進(jìn)位那就是“一位半加器”。避坑經(jīng)驗(yàn)遇到多輸出電路時(shí)一定要對(duì)每個(gè)輸出單獨(dú)進(jìn)行上述分析然后再看它們之間的關(guān)聯(lián)。例如全加器有“和Sum”與“進(jìn)位Carry”兩個(gè)輸出需要分別寫出表達(dá)式和真值表。3.2 設(shè)計(jì)從需求到實(shí)現(xiàn)這是組合邏輯的核心應(yīng)用題。題目通常用文字描述一個(gè)需求如“設(shè)計(jì)一個(gè)火災(zāi)報(bào)警系統(tǒng)當(dāng)煙霧傳感器A和溫度傳感器B同時(shí)有效或手動(dòng)緊急按鈕C按下時(shí)報(bào)警”要求你設(shè)計(jì)電路。標(biāo)準(zhǔn)設(shè)計(jì)流程定義變量將輸入、輸出條件用邏輯變量表示。如上例設(shè)輸入 A煙霧1有效B溫度1有效C手動(dòng)1有效輸出 F報(bào)警1有效。列出真值表根據(jù)文字描述直接填寫真值表。這是最關(guān)鍵的一步必須準(zhǔn)確理解“與”、“或”、“非”、“同時(shí)”、“任一”等描述。寫出邏輯表達(dá)式根據(jù)真值表通過卡諾圖或觀察法寫出最簡(jiǎn)輸出表達(dá)式。上例中F AB C。非常簡(jiǎn)單。畫出電路圖用門電路實(shí)現(xiàn)化簡(jiǎn)后的表達(dá)式。AB用一個(gè)與門再和C一起輸入一個(gè)或門即可。進(jìn)階與易錯(cuò)點(diǎn)輸入包含無關(guān)項(xiàng)Don‘t Care某些輸入組合在實(shí)際中永遠(yuǎn)不會(huì)出現(xiàn)或者出現(xiàn)時(shí)輸出可任意0或1。在卡諾圖中這些格子標(biāo)為“X”。合理利用無關(guān)項(xiàng)可以極大簡(jiǎn)化電路。圈圈時(shí)可以把“X”當(dāng)作“1”來圈如果能幫助形成更大的圈。多輸出電路的設(shè)計(jì)需要考慮共享門電路使得整體最簡(jiǎn)而不是每個(gè)輸出單獨(dú)最簡(jiǎn)。這通常更復(fù)雜但基礎(chǔ)卷中可能只要求分別設(shè)計(jì)。4. 模塊三時(shí)序邏輯電路基礎(chǔ)——引入時(shí)間維度如果說組合邏輯是“瞬時(shí)”的那時(shí)序邏輯就有了“記憶”。核心元件是觸發(fā)器Flip-Flop FF重點(diǎn)是RS、D、JK、T觸發(fā)器的特性。4.1 觸發(fā)器讀懂時(shí)序圖與特性表你必須像認(rèn)識(shí)老朋友一樣認(rèn)識(shí)各種觸發(fā)器的符號(hào)、特性方程和動(dòng)作特點(diǎn)是邊沿觸發(fā)還是電平觸發(fā)是上升沿還是下降沿。典型考題給定一個(gè)由D觸發(fā)器或JK觸發(fā)器構(gòu)成的簡(jiǎn)單電路例如一個(gè)觸發(fā)器輸入接某些邏輯并給出時(shí)鐘CP和輸入信號(hào)的波形圖要求畫出輸出Q的波形。解題步驟與致命細(xì)節(jié)識(shí)別觸發(fā)器類型與觸發(fā)方式這是第一步也是最重要的一步?？辞宄荄還是JK是上升沿觸發(fā)CP箭頭帶三角還是下降沿觸發(fā)CP箭頭帶三角加小圓圈標(biāo)出有效時(shí)鐘邊沿在給出的CP波形圖上用垂直虛線明確標(biāo)出每一個(gè)有效的觸發(fā)時(shí)刻上升沿或下降沿。確定觸發(fā)時(shí)刻的輸入在每一個(gè)你標(biāo)出的有效時(shí)鐘邊沿觀察此時(shí)刻之前瞬間的輸入信號(hào)D或J、K的值。注意是邊沿之前的穩(wěn)定值不是邊沿之后的變化。根據(jù)特性方程求輸出D觸發(fā)器Q* D。簡(jiǎn)單直接次態(tài)等于當(dāng)前輸入。JK觸發(fā)器Q* JQ KQ。務(wù)必熟記。可以分情況記憶JK0時(shí)保持J0,K1時(shí)置0J1,K0時(shí)置1JK1時(shí)翻轉(zhuǎn)。畫出輸出Q波形從初始狀態(tài)通常給定或假設(shè)為0開始在每一個(gè)有效時(shí)鐘邊沿后輸出Q立即變?yōu)橛?jì)算出的次態(tài)并保持到下一個(gè)有效邊沿。波形是階梯狀的只在有效邊沿處可能變化。必踩的坑異步清零/置位端CLR, PRE優(yōu)先級(jí)最高無論時(shí)鐘CP如何只要異步清零端有效通常是低電平有效帶小圓圈輸出Q立刻被清0。在畫波形時(shí)一旦看到異步控制信號(hào)有效Q要立刻變化無需等待時(shí)鐘邊沿。很多同學(xué)會(huì)忽略這個(gè)“異步”的至高權(quán)力。把輸入信號(hào)看錯(cuò)時(shí)刻一定要建立“采樣”的概念。觸發(fā)器只在有效邊沿“看一眼”輸入的值并據(jù)此決定輸出。邊沿之后輸入再怎么變化都只能等下一個(gè)邊沿再被考慮。4.2 簡(jiǎn)單時(shí)序電路分析寄存器與移位基礎(chǔ)卷中時(shí)序電路分析通常限于單個(gè)或兩個(gè)觸發(fā)器構(gòu)成的簡(jiǎn)單電路如寄存器、移位寄存器。典型考題分析下圖電路一個(gè)D觸發(fā)器其D輸入端接的是自身輸出的反相的功能。思路解析寫出驅(qū)動(dòng)方程和特性方程驅(qū)動(dòng)方程就是輸入D的邏輯表達(dá)式。本例中D Q。特性方程是Q* D。得到狀態(tài)方程將驅(qū)動(dòng)方程代入特性方程Q* Q。列狀態(tài)轉(zhuǎn)移表或畫時(shí)序圖根據(jù)狀態(tài)方程假設(shè)初態(tài)Q0則次態(tài)Q*1再以下一個(gè)時(shí)鐘的Q1作為現(xiàn)態(tài)則次態(tài)Q*0。如此循環(huán)。功能描述你會(huì)發(fā)現(xiàn)每個(gè)時(shí)鐘有效邊沿到來輸出Q就翻轉(zhuǎn)一次。這實(shí)際上構(gòu)成了一個(gè)最簡(jiǎn)單的2分頻器輸出信號(hào)頻率是時(shí)鐘頻率的一半也是一個(gè)T’觸發(fā)器始終翻轉(zhuǎn)。經(jīng)驗(yàn)之談對(duì)于簡(jiǎn)單的反饋電路直接通過列幾次狀態(tài)轉(zhuǎn)移0-1-0-1...來理解其功能比純公式推導(dǎo)更直觀。遇到多個(gè)觸發(fā)器的電路則必須系統(tǒng)性地列寫驅(qū)動(dòng)方程、狀態(tài)方程并列出完整的狀態(tài)轉(zhuǎn)移表。5. 模塊四典型中規(guī)模集成電路MSI應(yīng)用74系列芯片是數(shù)字邏輯實(shí)驗(yàn)的?？鸵彩强荚囍攸c(diǎn)。你不需要背下所有引腳圖但必須理解幾種核心芯片的工作原理和應(yīng)用方式。5.1 譯碼器如74LS138與數(shù)據(jù)選擇器如74LS151它們是實(shí)現(xiàn)組合邏輯函數(shù)的“萬能芯片”。譯碼器3-8線將3位二進(jìn)制輸入A,B,C譯碼成8個(gè)互斥的低有效輸出Y0‘ - Y7’。每個(gè)輸出對(duì)應(yīng)一個(gè)最小項(xiàng)的非。應(yīng)用關(guān)鍵它的每一個(gè)輸出端本質(zhì)上就是一個(gè)最小項(xiàng)的非Y_i m_i。因此要實(shí)現(xiàn)一個(gè)邏輯函數(shù)只要將該函數(shù)包含的最小項(xiàng)對(duì)應(yīng)的譯碼器輸出端連接到一個(gè)與非門的輸入端與非門的輸出就是該函數(shù)。例如實(shí)現(xiàn) F Σm(1,3,5,7)只需將Y1‘ Y3’ Y5‘ Y7’ 接入一個(gè)4輸入與非門。數(shù)據(jù)選擇器MUX 如8選1從多路數(shù)據(jù)中選擇一路輸出。應(yīng)用關(guān)鍵將邏輯函數(shù)的輸入變量接到數(shù)據(jù)選擇器的地址端A,B,C將函數(shù)真值表中的輸出值0或1接到對(duì)應(yīng)的數(shù)據(jù)輸入端D0-D7。這樣當(dāng)輸入變量取某一組合時(shí)地址選中了對(duì)應(yīng)的數(shù)據(jù)輸入端該端的值0或1就是函數(shù)輸出。這相當(dāng)于把真值表“存儲(chǔ)”在了芯片的數(shù)據(jù)輸入引腳上。對(duì)比與選型譯碼器實(shí)現(xiàn)多輸出函數(shù)更方便因?yàn)樗凶钚№?xiàng)已經(jīng)產(chǎn)生。數(shù)據(jù)選擇器實(shí)現(xiàn)單輸出函數(shù)更直接尤其適合包含無關(guān)項(xiàng)的函數(shù)因?yàn)闊o關(guān)項(xiàng)對(duì)應(yīng)的數(shù)據(jù)輸入端可以接0或1通常接0以簡(jiǎn)化電路?？荚囍谐Ｒ竽阌弥付ǖ哪骋环N芯片來實(shí)現(xiàn)給定函數(shù)所以兩種方法都要掌握。5.2 計(jì)數(shù)器如74LS161——時(shí)序電路的代表集成計(jì)數(shù)器是時(shí)序電路的綜合考查點(diǎn)涉及清零、置數(shù)、計(jì)數(shù)、保持等多種工作模式。典型考題用同步4位二進(jìn)制計(jì)數(shù)器74LS161設(shè)計(jì)一個(gè)模10計(jì)數(shù)器計(jì)數(shù)從0到9。設(shè)計(jì)方法對(duì)比清零法異步清零利用芯片的異步清零端CLR‘。讓計(jì)數(shù)器從0開始計(jì)數(shù)當(dāng)計(jì)到第10個(gè)狀態(tài)1010即十進(jìn)制10時(shí)這個(gè)狀態(tài)通過一個(gè)與非門產(chǎn)生一個(gè)低電平信號(hào)反饋到清零端立刻將計(jì)數(shù)器強(qiáng)制回0。因?yàn)?010狀態(tài)只是瞬間出現(xiàn)毛刺穩(wěn)定狀態(tài)是0-9。關(guān)鍵點(diǎn)歸零狀態(tài)1010是暫態(tài)不屬于有效循環(huán)。置數(shù)法同步置數(shù)利用芯片的同步并行置數(shù)端LOAD’。設(shè)定數(shù)據(jù)輸入端D3D2D1D00000。計(jì)數(shù)器從0開始計(jì)數(shù)當(dāng)計(jì)到第9個(gè)狀態(tài)1001時(shí)通過門電路產(chǎn)生低電平LOAD‘信號(hào)。在下一個(gè)時(shí)鐘上升沿計(jì)數(shù)器不是變成1010而是同步地將預(yù)置數(shù)0000裝入從而實(shí)現(xiàn)0-9循環(huán)。關(guān)鍵點(diǎn)歸零信號(hào)由第9個(gè)狀態(tài)1001產(chǎn)生1001是穩(wěn)態(tài)。如何選擇清零法電路簡(jiǎn)單但存在清零不可靠的“毛刺”風(fēng)險(xiǎn)。置數(shù)法更可靠因?yàn)槔昧送娇刂?。考試中如果題目沒有特別說明兩種方法通常都算對(duì)但你需要清晰說明原理并畫出正確的反饋連接圖。務(wù)必注意74LS161的清零是異步立即生效置數(shù)是同步等下一個(gè)時(shí)鐘邊沿的這是本質(zhì)區(qū)別也決定了反饋信號(hào)取自不同的狀態(tài)。6. 考前沖刺策略與考場(chǎng)實(shí)戰(zhàn)技巧刷完知識(shí)點(diǎn)最后談?wù)勗趺从眠@份“基礎(chǔ)卷”以及考場(chǎng)上的應(yīng)對(duì)策略。首先如何高效使用這份“基礎(chǔ)卷”限時(shí)模擬找一個(gè)安靜的環(huán)境設(shè)定90-120分鐘像真實(shí)考試一樣完整做一遍。不要翻書不要查答案。嚴(yán)格批改對(duì)照答案批改后重點(diǎn)不是看對(duì)了多少題而是分析錯(cuò)題。將錯(cuò)誤歸因概念不清如觸發(fā)器動(dòng)作條件記混→ 回歸課本重讀定義。粗心失誤如數(shù)制轉(zhuǎn)換看錯(cuò)位→ 這不是“馬虎”是熟練度不夠。針對(duì)性地多做幾道同類題形成條件反射。方法不會(huì)如不會(huì)用數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)→ 找到對(duì)應(yīng)模塊的例題模仿解題步驟直到掌握套路。建立錯(cuò)題本將經(jīng)典錯(cuò)題、有代表性的題目記錄下來附上錯(cuò)誤原因和正確解法。考前最后一天只看這個(gè)本子。考場(chǎng)實(shí)戰(zhàn)技巧時(shí)間分配通常填空選擇基礎(chǔ)概念占30-40%分析設(shè)計(jì)題綜合應(yīng)用占60-70%。建議用1/3時(shí)間解決基礎(chǔ)題2/3時(shí)間攻克大題。遇到卡殼的題果斷跳過做個(gè)標(biāo)記全部做完后再回頭思考。審題圈關(guān)鍵詞“最小項(xiàng)之和”、“最簡(jiǎn)與或式”、“上升沿觸發(fā)”、“異步清零”、“用指定芯片實(shí)現(xiàn)”……這些詞直接決定了你的解題方法和最終答案。圈出來避免答非所問。分析題步驟分明電路分析題一定要把“寫出表達(dá)式”、“列出真值表”、“說明功能”這幾步清晰地體現(xiàn)在卷面上。即使最后功能描述不準(zhǔn)確前面的步驟分也能拿到。設(shè)計(jì)題畫圖規(guī)范設(shè)計(jì)組合邏輯電路時(shí)門電路符號(hào)要標(biāo)準(zhǔn)與、或、非等。連接線畫橫平豎直盡量不交叉。使用中規(guī)模芯片時(shí)要標(biāo)出關(guān)鍵控制端如使能端、清零端的連接是接高電平Vcc或?qū)憽?’還是低電平GND或?qū)憽?’。一個(gè)清晰規(guī)范的圖能給閱卷老師留下好印象也方便自己檢查。檢查策略做完后如果還有時(shí)間優(yōu)先檢查大題的計(jì)算和邏輯。例如計(jì)數(shù)器設(shè)計(jì)題自己用手動(dòng)模擬2-3個(gè)計(jì)數(shù)循環(huán)看狀態(tài)轉(zhuǎn)移是否正確。卡諾圖化簡(jiǎn)題檢查是否有更簡(jiǎn)的圈法。對(duì)于選擇題除非有絕對(duì)把握不要輕易修改第一印象。數(shù)字邏輯這門課規(guī)律性非常強(qiáng)。把基礎(chǔ)打牢把幾種典型題型的“套路”摸清通過考試絕非難事。這份“基礎(chǔ)卷”所指向的正是那最核心、最本質(zhì)的“套路”。希望這份超詳細(xì)的拆解能幫你照亮復(fù)習(xí)的道路。最后記住理解永遠(yuǎn)比死記硬背重要?jiǎng)邮之嬕划嬘肋h(yuǎn)比只用眼睛看有效。祝你期末順利